5月25日，中国半导体产业迎来里程碑时刻。当天，华为在IEEE国际电路系统研讨会上发布其半导体领域最新理论——“韬（τ）定律”，颠覆性地提出采用“时间缩微”而非传统的“几何缩微”路径来推动技术进步。随着这一理论的亮相，A股半导体板块旋即掀起“史诗级暴涨”浪潮，中华半导体芯片指数与科创50指数双双刷新历史高点，涨幅分别为6.95%和5.88%，24只个股触及历史新高，其中15只强势涨停。
然而，市场情绪的快速波动也随即显现。次日，即5月26日，半导体板块出现剧烈分化，中华半导体芯片指数盘中一度重挫3.93%，尽管尾盘有所拉升，最终仍以1.03%的跌幅收盘。即便在此压制下，中京电子、华天科技、沃格光电等少数个股依然逆市涨停，以实际行动印证了“韬（τ）定律”在产业落地方面的潜力。
华为董事兼半导体业务部总裁何庭波在上海举行的2026国际电路与系统研讨会上，正式阐述了“韬（τ）定律”。这是国内企业首次在全球半导体领域提出具有系统性指导意义的产业发展原则。在全球摩尔定律逐渐式微的背景下，这项新理论不仅为半导体技术演进开辟了新的道路，也迅速吸引了资本市场对相关产业链的重新审视和布局。
开盘后，半导体板块持续走强，午后涨势进一步扩大。华虹公司股价午后飙升至214.8元，触及20%涨停；中芯国际A股盘中一度接近20%涨幅，收报156.0元；兆易创新尾盘封板，股价达到514.85元，市值突破3600亿元。除华为新理论发布外，国产存储巨头长鑫科技加速IPO的传闻也为市场情绪注入了催化剂。
何庭波进一步解释说，“韬”源自希腊字母τ（tau）的音译，在电路理论中它代表时间常数，即信号完成一次状态切换所需的时间。“τ”值越小，电路运行速度越快。“韬定律”的核心思想，是将半导体优化的重心从传统依赖于晶体管物理尺寸的“几何缩微”转向关注“时间缩微”。这意味着不再单纯通过缩小晶体管尺寸来提升性能，而是通过全方位降低信号传播的时间常数（τ），压缩芯片内部信号传输时延，从而实现性能的等效提升。
何庭波以生动的城市交通比喻来区分两者：如果芯片是城市，摩尔定律通过缩小房屋面积来增加人口密度；而“韬定律”则是通过优化交通系统，例如修建高架和隧道，以提高整个城市的通行效率。华为透露，该理论并非纸上谈兵，过去六年间已依据此技术路线设计并量产了381款芯片，涵盖多个应用领域。预计2026年秋季发布的新一代麒麟芯片，将首次全面采用“逻辑折叠技术”。根据华为规划，到2031年，基于“韬定律”的高端芯片晶体管密度将达到等效1.4纳米制程水平，使14/7纳米等成熟工艺能够发挥出7/5纳米先进制程的实际性能。
“韬定律”诞生的直接动因在于摩尔定律的边际效应递减。自1965年英特尔创始人戈登·摩尔提出这一规律以来，集成电路上晶体管数量大约每两年翻一番，主导了半导体产业半个多世纪的发展。但近年来，随着制造工艺逼近物理极限，晶体管 shrinks 的技术难度和成本呈指数级上升，摩尔定律的推进速度显著放缓。与此同时，人工智能和高性能计算等领域对算力的需求却持续飙升，传统的进步路径已难以满足产业胃口。全球各大半导体巨头都在积极探索新的技术方向，其中先进封装、3D堆叠和异构集成等技术成为行业关注的焦点。
原商汤智能产业研究院创始院长田丰指出，“韬定律”的本质是工程优化范式的根本性转变。摩尔定律以晶体管几何尺寸为核心优化变量，而“韬定律”则将优化目标转向影响信号传输的时间常数τ。影响τ的因素众多，包括互连线电阻、寄生电容、布线结构和系统互联协议等，优化维度从单一的物理尺寸扩展到立体化的多个层面。
华为这套理论的核心是一个从底层到顶层的四层协同优化体系。在最基础的器件层面，通过优化晶体管和互连的电阻及寄生电容，从源头压缩器件级时间常数τ。向上到电路设计环节，采用独特的“逻辑折叠”技术，突破传统平面布局限制，将电路重构为多层立体结构，大幅缩短关键路径走线长度，同时降低信号传播的电阻和电容负载。再到单颗芯片的整体架构，通过全栈软硬芯协同设计，依据实际工作负载对指令流和数据流进行精细化控制，最大化提升系统级的并行度和运行效率。最终延伸至由多芯片组成的系统层面，定义全新的“灵衢总线”，重构计算系统互联协议，实现超节点的统一内存编址和原生内存语义，从根本上降低多芯片间的系统通信时延。
对发展中的中国半导体产业而言，这一技术路线具有重要的现实意义。它巧妙地绕开了对极紫外光刻（EUV）等先进制程设备的依赖，为受限于技术封锁的半导体产业提供了可行的工程级解决方案，有望推动国内半导体产业从过去“制程尺寸竞争”向更具韧性的“时延效率竞争”转型。上海财经大学特聘教授胡延平认为，“韬定律”提供了一种迥异于传统制程竞争的技术体系，为产业发展开启了崭新的可能性。
“韬定律”的问世，将深刻影响半导体产业链的价值分配，部分细分领域有望迎来新的增长机遇，但同时也伴随着不确定性。先进封装是与该技术路线最为紧密的领域。逻辑折叠和多层堆叠技术对晶圆级混合键合、硅通孔（TSV）以及背面互联等先进封装工艺的精度和良率提出了更高的要求。根据市场研究机构YoleGroup的数据，全球先进封装市场规模预计将从2024年的460亿美元增长到2030年的794亿美元，复合年增长率达9.5%，其中2.5D/3D封装的年复合增长率高达约23%。国内包括长电科技、通富微电、华天科技等封装企业，以及具备先进封装能力的晶圆代工厂，有望获得更多高端订单。
此外，高速互联和光芯片领域的需求也将随之攀升。为解决多芯片系统通信瓶颈，华为提出了“灵衢总线”架构，并开发了高密度光互连节点引擎（Hi-ONE），每个模块可提供8Tb/s带宽。随着AI算力集群规模的扩大，高速光模块和光芯片的市场需求预计将持续增长。同时，全栈协同设计对EDA工具提出了新的要求，为国内EDA企业带来潜在市场机遇。先进封装涉及的键合设备、检测设备等，也将成为国产替代的重要方向。
然而，技术成熟度依然是摆在眼前的一大考验。逻辑折叠技术的大规模商业化应用仍需市场验证，今年秋季即将发布的麒麟芯片将是其重要的试金石。同时，产业生态的构建也任重道远。新的技术路线需要上下游企业的紧密协同，才能形成完整的产业链支撑。全球巨头的激烈竞争也将持续带来压力，英特尔、台积电、三星等国际巨头也在大力投入先进封装和3D堆叠技术，未来的市场竞争将更加白热化。
“韬定律”的发布，标志着中国半导体产业在技术创新上迈出了重要一步。它不仅为华为自身的芯片发展指明了新的路径，也为全球半导体产业增添了新的思路。未来半导体产业的竞争将不再局限于单一的制程节点，而是演变为制程、架构、系统协同等多维度的综合竞争。市场有风险，投资需谨慎。